Deaktivierte Level2-Caches bei AMD und Intel

18. November 2004 / von BlackBirdSR / Seite 2 von 3

   Auswirkungen der Redundanz

Durch das Konzept der Redundanz werden moderne CPUs mit großen Level2-Caches erst ermöglicht. Es sind nur Gerüchte, aber AMD hatte angeblich keine Freunde mit ihrem ersten OnDie Level2-Cache bei K6-III, welcher in der Folge unter Produktionsproblemen litt und lange Zeit überhaupt nicht zu bekommen war. Erst als man Redundanz auch beim Cache des K6-III einführt, besserte sich die Lage.

     

     
Defektverteilung auf Wafern

Die schwarzen Punkte sind die anfallenden Fehler. Ist ein Chip betroffen, wird sein völliger Ausfall angenommen. Wie man anhand der Illustrationen erkennen kann, sind größere DIEs anfälliger für einen Fehler.

Uns allen ist klar, mehr Cache verbessert die Performance. Allerdings nimmt dabei auch die Chipfläche ordentlich zu. Durch Redundanz lässt sich nun selbst mit viel Cache noch eine akzeptable Ausbeute erreichen. Will man stattdessen die Performance des Chips nur durch zusätzliche Features verbessern, stößt man auf größere Probleme. Der Logikanteil steigt schnell an, und damit auch die Chipfläche. Hier nützt auch keine Redundanz. Man ahnt es schon, mehr defekte Chips sind die Folge. Im direkten Vergleich ist ein "dicker" Cache also günstiger. Nur darum sind Giganten wie AMDs 193mm² Opteron, oder Intels Pentium 4 Extreme Edition trotz ihrer Größe noch rentabel herstellbar.

   Deaktivierte Level2-Caches

Kommen wir zurück zu CPUs mit teilweise deaktiviertem Level2-Cache. Man findet diese "kastrierten" CPUs z.B im Athlon XP Thorton, einigen Athlon 64 3000+ und selbstverständlich auch beim Celeron-Prozessor in dessen vielfältigen Ausführungen. Aber sind diese wirklich aufgrund von Defekten abgeschaltet? Sehen wir uns die Verteilung der Defekte auf dem Wafer noch einmal an.

Sieht jemand mehr als ein oder zwei Fehler gleichzeitig auf einem Chip? Manche kommen ganz ungeschoren davon, andere trifft es schlimmer. Aber nur in den wenigsten Fällen wird ein Chip gleich mehrmals Opfer eines Defekts.

Cache (grün) und Logik (blau) eingefärbt

Auf dem Bild könnten sich vier Intel Itanium Prozessoren befinden, die Logikschaltungen sind blau und der Cache grün eingefärbt. Dies ist sicherlich ein übertriebenes Beispiel, aber man sieht bereits, dass zwei der CPUs defekt sein werden, einer durch Redundanz gerettet wird und die letzte ganz ungeschoren davonkommt. Bei kleineren CPUs fällt natürlich weit weniger als 50% der DIEs als Schrott an. Liegt also der defekte Bereich im Cache, greift die vorhandene Redundanz. Der Cache muss nicht deaktiviert werden, die CPU kann als voll funktionstüchtig verkauft werden.

Erst bei mehreren Fehlern pro Chip würde das System ausgehebelt. Eine so konstant hohe Fehlerdichte bedeutet aber nicht nur für den Cache das Aus. Wir wissen bereits, dass ein Defekt in der Logik den Chip außer Gefecht setzt. Die zufällige Verteilung würde bei hoher Defektdichte mit großer Wahrscheinlichkeit auch diesen Teil treffen. Das sind dann mehr Defekte, als den Hersteller lieb ist. Der Recyclingbehälter wäre der nächste Einsatzort für solch einen Chip. Ein paar Chips durch deaktivierte Caches zu retten, spielt dann wirklich keine Rolle mehr.